제조업 DO-254 항공 하드웨어 인증 실무 완벽 가이드 — FPGA·ASIC·DAL A~E에서 FAA·EASA 인증까지 5단계 로드맵

DO-254(Design Assurance Guidance for Airborne Electronic Hardware)는 미국 RTCA와 유럽 EUROCAE ED-80으로 2000년 공동 발행한 항공 전자 하드웨어 인증 글로벌 표준이다. 2020년 Rev A 일부 개정 진행 중 + FAA AC 20-152A(2024 발표)·EASA AMC 20-152·CAST-27·CAST-32A 의무 인용. DO-178C가 항공 소프트웨어 표준이라면 DO-254는 항공 하드웨어 특히 CEH(Complex Electronic Hardware) — FPGA·ASIC·PLD·SoC·MCU·SoMCU·복합 IC 등 표준이다. FAA·EASA Type Certificate·Boeing·Airbus·KAI·Embraer·Bombardier·Lockheed Martin·BAE Systems·SpaceX 등 글로벌 OEM과 한국 KAI·LIG넥스원·한화에어로스페이스·현대차 UAM·드론공항 등이 협력사에 사실상 의무화한다.

핵심은 DO-254가 DO-178C와 동일한 DAL A·B·C·D·E 등급 체계 + 하드웨어 특화 생명주기 단계 — Planning·Conceptual Design·Detailed Design·Implementation·Production Transition — 를 채택한다는 점이다. CEH vs SEH(Simple Electronic Hardware) vs COTS(Commercial off-the-Shelf) 분류, HDL(VHDL·Verilog·SystemVerilog) 코딩 + RTL(Register Transfer Level) Synthesis + Place-and-Route + 시뮬레이션·검증 + FPGA Programming. Section 11 — Additional Considerations — Element Management·SEU(Single Event Upset)·Tool Assessment·Independence·다중 버전 비교. 2024년 FAA AC 20-152A — DO-178C와 통합 자료·SoC·다이 매 인증 추가. ARP 4754A + DO-178C + DO-254 + ARP 4761이 항공 시스템 안전 인증 4종 세트. 본 가이드는 CEH/SEH·DAL 결정 → 5단계 생명주기 → HDL·RTL·검증 → Tool Assessment·Element Management → FAA·EASA 인증 5단계 로드맵으로, 중소·중견 한국 항공 HW 회사가 18~36개월 내 DO-254 인증 + 글로벌 항공·UAM 진출하는 실무 경로를 제시한다.

왜 DO-254를 도입해야 하는가

글로벌 항공 HW의 사실상 의무

민간 항공:

Boeing 737·747·787·777X·Embraer E1·E2·Airbus A220·A320neo·A350
Mitsubishi SpaceJet·COMAC C919·CR929
Cessna·Bombardier 비즈 제트
Boeing T-X·Beechcraft

방산:

F-35·F-22·F/A-18·F-16
Eurofighter·Saab Gripen·Rafale
KAI KF-21·T-50·LAH·LCH·MUH-1
Boeing MQ-25·Northrop Grumman B-21

UAM·드론:

Joby·Archer·Lilium·Volocopter·Beta Technologies
현대 SuperNAL·KAI·SK텔레콤·한화시스템

우주:

SpaceX Starship·Falcon
KARI 누리호·차세대 발사체

DO-254 미보유 한국 HW·FPGA·ASIC 회사는 글로벌 항공 OEM RFQ 단계 자동 탈락.

CEH vs SEH vs COTS

CEH (Complex Electronic Hardware):

동작·구현 모두 단순 분석 불가
예: FPGA·ASIC·PLD·SoC·SoMCU·복합 IC
DO-254 전체 적용

SEH (Simple Electronic Hardware):

동작·구현 단순 분석 가능
예: 단순 디지털 IC·일부 PCB
DO-254 일부 (Plan + Verification만)

COTS (Commercial off-the-Shelf):

시판 부품 (Resistor·Capacitor·일부 OpAmp)
Service History·Vendor Data·Test·Reverse Engineering 활용
DO-254 부분 적용

한국 기업 빈번 CEH:

항공 FBW Controller (FPGA)
항법 SoC
미션 컴퓨터 ASIC
자율 비행 AI 가속기 (FPGA·ASIC)
통신 모뎀

DAL — 5단계 (DO-178C와 동일)

DAL	영향	빈도	적용
A	Catastrophic	< 10⁻⁹	FBW·FADEC·자동조종
B	Hazardous	< 10⁻⁷	1차 항법·통신
C	Major	< 10⁻⁵	부 디스플레이
D	Minor	< 10⁻³	일부 표시
E	No Safety Effect	-	엔터테인먼트

DO-254 5단계 생명주기

Section 4 — Hardware Design Life Cycle:

Planning Process:
- PHAC·HDP·HVP·HCMP·HQAP
Conceptual Design Process:
- 요구·아키텍처
- System Requirements → HW Requirements
Detailed Design Process:
- HDL·RTL·Schematic
- Component·Interface·Timing
Implementation Process:
- Synthesis·Place-and-Route
- Layout·Production Prototypes
- 시뮬레이션·테스트
Production Transition Process:
- 양산
- 형상 통제·품질
- 운영 + 변경

5대 Plans

DO-178C와 유사:

PHAC: Plan for Hardware Aspects of Certification — 인증 마스터 계획
HDP: Hardware Design Plan — 개발 계획
HVP: Hardware Verification Plan — 검증 계획
HCMP: Hardware Configuration Management Plan — 형상관리
HQAP: Hardware Quality Assurance Plan — 품질 보증

Section 11 — Additional Considerations

DO-178C와 차별점:

11.1 Use of Previously Developed HW: 기존 개발 HW 재사용
11.2 COTS Components: 시판 부품
11.3 Tool Assessment & Qualification: 도구 자격
11.4 Independence: DAL A·B 독립성
11.5 SHA(Specific Hardware Activities): HW 특화 (SEU·Aging·Process Variation)
11.6 Element Management: 다중 칩·다중 버전
11.7 Industry Service Experience: 사용 이력

SEU(Single Event Upset) — 우주·고공 핵심

우주 입자(Cosmic Rays·Solar) 영향:

메모리·레지스터 비트 플립
임시 또는 영구 손상
항공기 11km+ 고도 + 우주 진입 시 더 심함

대응:

TMR (Triple Modular Redundancy) — 3중 중복
ECC (Error Correction Code)
SEU-Tolerant FPGA (Xilinx Versal·Microchip RTAX·Microsemi RTG4)
Watchdog + Reset
Scrubbing (정기 메모리 재작성)

FAA AC 20-152A (2024) — 주요 변화

2024년 FAA 발표 신규 AC:

DO-254 Rev A 일부 인용
SoC (System-on-Chip) + AI 가속기 통합
Service History 활용 강화
Reuse·COTS 절차 명확화
CAST-27·CAST-32A 통합: Multi-Core Processor (MCP) 항공 사용
사이버보안 통합 (DO-326A·356A 연계)

DO-254 vs DO-178C vs ISO 26262 비교

항목	DO-254	DO-178C	ISO 26262
산업	항공 HW	항공 SW	자동차
발효	2000 (Rev A 2020)	2011	2018
등급	DAL A~E	DAL A~E	ASIL A~D
HW·SW	HW (CEH)	SW	HW + SW
한국 인지도	매우 높음	매우 높음	매우 높음

대부분의 한국 항공 + 자동차 통합 HW 회사: DO-254 + ISO 26262 양쪽 인증.

항공 HW 기업 DO-254 성숙도 진단 — 5단계

단계	명칭	핵심 특징	인증 가능성
Level 1	DO-254 인식 없음	일반 HW, V&V 부재	불가
Level 2	일반 HDL	VHDL·Verilog 사용, 항공 특화 부재	어려움
Level 3	DO-254 준비	CEH/SEH 분류·DAL 결정·계획	DAL D 가능
Level 4	DO-254 DAL C·B	KAI·Embraer 협력사	정착
Level 5	DO-254 DAL A	Boeing·Airbus·Lockheed Tier 1	최상위

대부분의 한국 중소 항공 HW는 Level 1~2. 5단계 로드맵은 Level 3·4 DAL C·B 1차 + Level 5 DAL A 도전.

Stage 1: CEH/SEH·DAL 결정 & 계획 (2~4개월)

1.1 시스템·HW 식별

시스템 분석 (ARP 4754A):

시스템 기능
FHA·SSA
DAL 할당

HW Component 식별:

FPGA·ASIC·PLD·SoC·MCU
PCB·Sensor·Connector
COTS 부품

1.2 CEH/SEH/COTS 분류

각 부품 분류:

CEH: FPGA·ASIC·SoC·복합 IC → DO-254 전체
SEH: 단순 디지털 IC·PCB Layer → 일부
COTS: 시판 부품 → 부분 + Vendor Data

1.3 DAL 결정

DO-178C와 동일 절차:

FHA·SSA 결과
DAL A·B·C·D·E 할당

1.4 PHAC 작성

PHAC (Plan for Hardware Aspects of Certification):

시스템·HW 식별
CEH/SEH/COTS 분류
DAL 할당
적용 표준 (DO-254 + 추가)
계획 문서 (HDP·HVP·HCMP·HQAP)
조직·인적
개발 환경 (도구·HDL)
검증 방법
인증 일정·SOI

1.5 5대 Plans

HDP (Hardware Design Plan)
HVP (Hardware Verification Plan)
HCMP (Hardware Configuration Management Plan)
HQAP (Hardware Quality Assurance Plan)

1.6 갭 분석 — DO-254 5단계

한국 항공 HW 갭 분석 빈출 부적합 Top 15:

CEH/SEH 분류 — 명확화 부재
PHAC — 인증 마스터 계획 부재
HDP·HVP·HCMP·HQAP — 4 Plans 부재
HW Standards — Requirements·Design·HDL Coding Standards
HDL Coding — Synthesis-Aware·Lint 도구 부재
HW Requirements — HRD·HARD·DOORS 부재
Architecture·Design — Schematic·Layer Stack-up
Synthesis·Place-and-Route — 도구 자격
Simulation — Functional·Timing·Gate-Level
Verification — Independence·Coverage
SEU·Aging — Single Event Upset·물리적 영향
Element Management — 다중 칩·다중 버전
Tool Assessment — 11.3 정합
HCMI (Hardware Configuration Management Index)
HAS (Hardware Accomplishment Summary) — 최종 보고

1.7 Stage 1 산출물

FHA·SSA + DAL 할당
CEH/SEH/COTS 분류 매트릭스
PHAC + HDP·HVP·HCMP·HQAP
HW Standards
71 Objectives 갭 분석 (HW 버전)
SOI 1 인증당국 제출

Stage 2: Conceptual·Detailed Design (4~8개월)

2.1 Conceptual Design — 요구·아키텍처

HW Requirements (HRD):

System Requirements → HW Requirements 분해
기능·성능·인터페이스·환경·안전
추적성

Architecture:

블록도
인터페이스 (I/O·Bus·Protocol)
메모리·클럭

도구:

DOORS·Polarion (Requirements)
Vitruvius·Cadence·Mentor Graphics (Architecture)

2.2 Detailed Design — HDL·Schematic

HDL (Hardware Description Language):

VHDL (전통, EU·항공 우세)
Verilog (글로벌 표준)
SystemVerilog (검증 + 설계)
VHDL-2008 (개정)

Coding Standards:

STARC (일본)
DO-254 RTCA Examples
Sunburst Designs Coding Standards (Cliff Cummings)
자체 표준

도구:

Vivado (AMD Xilinx)
Quartus Prime (Intel Altera)
Libero SoC (Microchip Microsemi)
ModelSim·QuestaSim (Mentor Graphics·Siemens EDA)
VCS·Verdi (Synopsys)
Genus·Encounter (Cadence)

2.3 Schematic·Layout (PCB)

Schematic:

Cadence Allegro·Mentor Xpedition·Altium Designer·KiCad

Layout:

PCB Stack-up
Signal Integrity
Power Integrity
EMC·EMI
Thermal
DO-160G (환경 시험)

2.4 Memory·Clock

Memory: SRAM·DDR·Flash 통합
Clock: PLL·DLL·Clock Domain Crossing
Reset: Reset Synchronization

2.5 Traceability

요구 → 설계 → HDL → 검증 양방향:

HRD ↔ Architecture ↔ HDL ↔ Test
DOORS·Polarion 매트릭스

2.6 Stage 2 산출물

HRD (Hardware Requirements Document)
Architecture Document
HDL (VHDL·Verilog) Source Code
Schematic·Layout
HW Standards (Requirements·Design·HDL Coding)
Traceability Matrix

Stage 3: Implementation·Synthesis·Verification (4~10개월)

3.1 Synthesis — RTL → Gates

Synthesis:

HDL → Logic Gates → Netlist
도구: Synopsys Design Compiler·Cadence Genus·Mentor Precision·Xilinx Vivado·Intel Quartus

Synthesis Constraints (SDC):

Timing·Area·Power·Clock

3.2 Place-and-Route (FPGA·ASIC)

Place-and-Route:

Floor Planning
Cell Placement
Routing
Timing Closure
도구: Cadence Innovus·Synopsys IC Compiler·Xilinx Vivado·Intel Quartus

3.3 Verification — 다층

1. Code Reviews:

Peer·Independent (DAL A·B)
HDL Lint (Spyglass·HAL·VC LP)

2. Static Analysis:

HAL·Spyglass·OneSpin·JasperGold (Formal)

3. Functional Simulation:

RTL Simulation
ModelSim·QuestaSim·VCS·Xcelium

4. Timing Simulation:

Gate-Level
Post-Place-and-Route Timing

5. Formal Verification:

Property Checking
Equivalence Checking (Synopsys Formality·Cadence Conformal)
JasperGold (Cadence)·OneSpin (Siemens EDA)·VC Formal (Synopsys)

6. Hardware Emulation:

Veloce (Mentor)·Palladium (Cadence)·ZeBu (Synopsys)
빠른 검증

7. Prototype Board Testing:

FPGA Prototyping
Lab Testing
환경 시험 (DO-160G)

3.4 Coverage

Coverage Metrics:

Functional Coverage: 기능 시나리오
Code Coverage:
- Statement·Branch·Condition·FSM·Toggle
Assertion Coverage: SVA·PSL
Path Coverage: 경로

DAL별 요구 — DAL A·B는 더 높은 커버리지.

3.5 SEU Mitigation

DAL A·B 권장:

TMR (Triple Modular Redundancy): 3중 중복
ECC: Single Bit Correct·Double Bit Detect
Scrubbing: 정기 메모리 재작성
SEU-Tolerant FPGA: Microchip RTG4·RTAX·Xilinx Versal Hardened
Watchdog

3.6 Stage 3 산출물

Synthesis·Place-and-Route Results
Simulation Results (Functional·Timing·Formal)
Coverage Reports
Lint·Static Analysis Reports
SEU Mitigation Implementation
FPGA·ASIC Prototype + Test

Stage 4: Tool Assessment·Element Management·SCM (1~2개월)

4.1 Tool Assessment & Qualification — Section 11.3

DO-178C DO-330과 유사:

Tool Categories:

Design Tools: Synthesis·P&R (자격 필요)
Verification Tools: Simulator·Static Analysis (자격 필요)

Tool Assessment:

Tool Qualification Data
Vendor Service History
Independent Verification

Qualified Tools:

일반적으로 Synopsys·Cadence·Mentor·Xilinx·Intel 대형 EDA 도구는 Service History 충족
자체 도구 또는 적은 사용은 자격 필요

4.2 Element Management — Section 11.6

다중 FPGA·ASIC 통합
다중 버전 (Revision)
형상 통제

4.3 SHA (Specific Hardware Activities) — Section 11.5

Aging: 부품 노화
Process Variation: 제조 변동
Wear-out: 마모
EOS (End of Life Stress)
Burn-in: 초기 결함 제거

4.4 HW Configuration Management

HCMI (Hardware Configuration Management Index)
형상 항목·Baseline·Build·Release
Git·Perforce·ClearCase + EDA 통합

4.5 HW Quality Assurance (HQA)

프로세스 감사
표준 준수
분기 보고
Independence (모든 DAL)

4.6 Stage 4 산출물

Tool Assessment Reports
Element Management Records
SHA Analysis
HCMI + Problem Reports
HQA Reports

Stage 5: Production·인증 & 글로벌 진출 (2~4개월)

5.1 Production Transition

양산 사양 확정
시험·검사
형상 통제
운영 기록

5.2 HAS·HCMI

HAS (Hardware Accomplishment Summary):

71 Objectives 달성 요약
부적합·면제
잔여 위험

HCMI (Hardware Configuration Management Index):

형상 항목 인덱스
Build·Variant·Release

5.3 SOI 1·2·3·4

DO-178C와 동일 4단계:

SOI 1: Planning
SOI 2: Development
SOI 3: Verification
SOI 4: Final Compliance

5.4 FAA·EASA 인증

FAA:

AC 20-152A (2024) 정합
Type Certificate

EASA:

AMC 20-152·CM-SWCEH-002
Type Certificate

국토부 항공안전법:

한국 형식증명

5.5 글로벌 OEM 진입

DO-178C와 동일 — Boeing·Airbus·KAI·Lockheed·UAM·드론.

5.6 추가 통합 표준

DO-160G: 환경 시험
DO-326A·356A: Cybersecurity
CAST-32A: Multi-Core Processor
AS 9100D: 항공우주 품질
ARP 4754A·4761: System·Safety

5.7 Stage 5 산출물

HAS·HCMI
SOI 1·2·3·4 승인
FAA·EASA TC 또는 STC
첫 OEM 진입
추가 인증 계획

비용 — DAL·프로젝트 규모별 (3년 누계)

중소 항공 HW (직원 30~80명) — DAL C·B 1 프로젝트

항목	1년차 (만원)	2년차	3년차
컨설팅 (DO-254 전문)	8,500	3,000	3,000
HW Requirements·Design Tools (DOORS·Schematic)	6,000	7,000	8,000
EDA Tools (Vivado·Quartus·ModelSim·VCS)	25,000	28,000	30,000
Formal·Static Analysis (JasperGold·OneSpin·Spyglass)	10,000	11,000	12,000
FPGA·ASIC 시제품·MPW	15,000	5,000	5,000
환경 시험 (DO-160G)	5,000	3,000	3,000
FAA·EASA DER·ODA 자문	6,000	4,000	4,000
HW 인력(FPGA·ASIC·V&V·HQA 신규 5명)	36,000	38,000	40,000
합계	111,500	99,000	105,000
3년 누계			약 31.6억 원

중견 항공 HW (직원 100~300명) — DAL A·B 다 프로젝트

3년 누계 약 100~250억 원 (ASIC tape-out 포함).

ROI 시나리오

항공 HW 회사 매출 120억(국내 일반)
DO-254 DAL B + AS 9100D + DO-178C → KAI·Lockheed 2차 진입 → +250억 (3년)
마진율 25% → 영업이익 +63억/3년
약 9~12개월 회수

DO-254 vs DO-178C vs ISO 26262 vs IEC 61508 비교

항목	DO-254	DO-178C	ISO 26262	IEC 61508
산업	항공 HW	항공 SW	자동차	일반 산업
발효	2000 (Rev A 2020)	2011	2018	2010
등급	DAL A~E	DAL A~E	ASIL A~D	SIL 1~4
HW·SW	HW (CEH)	SW	HW + SW	HW + SW
한국 인지도	매우 높음	매우 높음	매우 높음	매우 높음

한국 항공 통합 표준: ARP 4754A + DO-178C + DO-254 + ARP 4761 + DO-326A + DO-160G + AS 9100D.

한국 항공 HW 성공 사례 (가상)

사례 A: KAI FPGA(직원 80명, 매출 180억)

도입 동기: KF-21·LAH·MUH-1 FBW·항법 FPGA
구축 기간: 28개월 (DO-254 DAL B + AS 9100D)
비용: 1차 32억, 3년 누계 45억
추가: DO-178C 통합 + DO-160G 환경
성과: KAI 1차 협력사, 매출 180억 → 450억

사례 B: 방산 미션 컴퓨터 ASIC(직원 60명, 매출 100억)

도입 동기: LIG넥스원·한화시스템 SLBM·UAS
구축 기간: 32개월 (DAL A 일부 모듈)
비용: 1차 28억 (ASIC tape-out 포함)
추가: DO-326A + CMMC Level 2 + SEU-Tolerant
성과: LIG·한화 1차 진입, 매출 100억 → 280억

사례 C: UAM Compute Module(직원 50명, ARR 35억)

도입 동기: 현대 SuperNAL·SK텔레콤 UAM
구축 기간: 26개월
비용: 1차 25억
추가: DO-254 DAL B + DO-178C + ISO 42001 (AI)
성과: UAM 1차 협력사, ARR 35억 → 140억

자가 진단 체크리스트 (15문)

각 문항 0~2점, 합계 30점 만점.

분류·계획

CEH/SEH/COTS 분류
FHA·SSA + DAL 할당
PHAC + HDP·HVP·HCMP·HQAP

요구·설계

HRD + DOORS·Polarion
Architecture·Schematic·Layout
HDL (VHDL·Verilog) + Coding Standards
Traceability HRD ↔ HDL ↔ Test

구현·검증

Synthesis·Place-and-Route
Simulation (Functional·Timing·Formal)
Code·Functional·Assertion Coverage
SEU Mitigation (TMR·ECC·Scrubbing)
Static Analysis (HAL·Spyglass)

Tool·SCM·인증

Tool Assessment (Section 11.3)
HCMI + Problem Reports + HQA
HAS + SOI 1·2·3·4 + FAA·EASA

점수 해석:

0~~10: Level 1~~2 — 18~28개월 시스템 구축
11~~20: Level 2~~3 — 18~32개월 후 DAL C·B
21~~26: Level 3~~4 — KAI·Embraer 진입
27~30: Level 5 — DAL A + Boeing·Airbus·Lockheed

마치며 — DO-254는 항공 HW의 단일 통행증

DO-254는 글로벌 항공 HW의 유일한 통과 표준이다. FAA·EASA 인증 항공기에 탑재되는 모든 CEH·복합 전자 HW가 의무. 한국 항공·방산·UAM·드론 HW가 DO-254 미보유 시 Boeing·Airbus·KAI·Lockheed RFQ 단계에서 자동 탈락.

본 5단계 로드맵을 통해 18~36개월 내 DO-254 DAL C·B·A 인증 + 글로벌 항공·UAM·방산 진출이 현실적 목표다. 핵심 5가지:

CEH/SEH/COTS 분류 + DAL — FHA·SSA 기반 할당
PHAC + 4 Plans + SOI — 인증당국 4단계 협업 (DO-178C와 동일)
HDL (VHDL·Verilog) + Coding Standards + Lint — 정적·동적 검증
SEU Mitigation (TMR·ECC·SEU-Tolerant FPGA) — 우주·고공 핵심
Tool Assessment + Element Management + SHA — Section 11 특화 통제

DO-254 + DO-178C + ARP 4754A + ARP 4761 + DO-326A + DO-160G + AS 9100D + CMMC + ITAR + ISO 42001 다중 보유 한국 항공·방산·UAM HW 기업은 Boeing·Airbus·Lockheed·KAI·UAM 글로벌 Tier 1 진출 최강 포트폴리오다.

통합 — 항공우주·방산·HW·정보보안 시리즈

DO-254는 항공 HW 인증의 단일 글로벌 표준이다.

항공우주·방산 시리즈:

기능안전·신뢰성:

산업별 품질·QMS:

정보보안·AI·임상:

DO-254 + DO-178C + ARP 4754A + ARP 4761 + DO-326A + DO-160G + AS 9100D + CMMC + ITAR + ISO 42001 다중 보유 한국 항공·방산·UAM·드론 HW·SW 기업은 Boeing·Airbus·Lockheed·KAI·UAM 글로벌 진출 최강 포트폴리오다.